Configuración: |
Palabra
de 4 megabits x 8 bancos x 16 bits (x4/x8/x16
programable) |
Fuente de energía: |
1.8V VDD |
Tamaño del paquete: |
1.27mm x
0.8mm pitch BGA |
Interfaz: |
DRSL
(Differential Rambus Signal Level) |
Velocidad
max de datos: |
4.8GHz |
Tiempo min. del
ciclo: |
40ns (tRC)
|